KEMI Docs · PCB 실무

임피던스 제어 PCB 주문 가이드

마지막 갱신: 2026-10-04

USB, 이더넷, RF 안테나 배선이 들어가는 보드를 처음 만들 때 '임피던스 제어'라는 발주 옵션을 만나게 됩니다. 체크박스 하나처럼 보이지만, 실제로는 설계자와 제조사가 적층 구조, 선폭, 측정 방법을 합의하는 과정입니다. 이 합의가 빠지면 제조사는 무엇을 맞춰야 할지 모르고, 설계자는 받은 보드가 맞게 만들어졌는지 확인할 방법이 없습니다. 이 글은 임피던스 제어가 필요한 경우, 선폭보다 적층을 먼저 정해야 하는 이유, 공차와 측정(쿠폰·TDR), 그리고 제작 도면에 넣을 노트를 실제 발주 순서대로 정리합니다.

배선의 특성 임피던스는 신호가 배선을 따라 진행할 때 보는 전압과 전류의 비율입니다. 배선이 신호의 상승 시간에 비해 짧으면 배선은 그냥 전선처럼 동작하고 임피던스는 의미가 없습니다. 배선이 길어지면 반사가 생겨 파형이 울리고, 이때부터 임피던스를 송신단·수신단과 맞춰야 합니다. 업계 경험칙은 '상승 시간 동안 신호가 진행하는 거리의 약 1/6보다 배선이 길면 고려 대상'입니다. FR-4 외층에서 신호는 대략 16~17cm/ns로 진행하므로, 상승 시간 1ns 신호는 약 2.5~3cm부터 신경 써야 합니다.

실무에서는 계산보다 인터페이스 규격이 먼저 답을 줍니다. 아래 인터페이스가 보드에 있다면 임피던스 제어를 전제로 설계합니다.

외층 마이크로스트립의 임피던스는 선폭(W), 기준 평면까지의 유전체 두께(H), 유전율(εr), 동박 두께(T), 그리고 솔더 마스크로 정해집니다. 이 중 설계자가 CAD에서 바꾸는 것은 선폭뿐이고, 나머지는 모두 적층(스택업)이 정합니다. 즉 적층이 정해지지 않은 상태에서 계산한 선폭은 의미가 없습니다. 같은 50Ω이라도 1.6mm 2층 기판(H ≈ 1.5mm)에서는 선폭이 약 2.8mm로 커넥터 패드보다 넓어지고, 4층 기판의 외층(H ≈ 0.2mm)에서는 약 0.35mm로 줄어듭니다. 고속 인터페이스가 있으면 4층 이상을 쓰는 이유가 여기에 있습니다.

대략적인 감을 잡는 데는 IPC-2141에 실린 마이크로스트립 근사식 Z₀ ≈ 87 / √(εr + 1.41) × ln(5.98H / (0.8W + T))가 쓰입니다. H = 0.2mm, εr = 4.3, 1oz 동박이면 50Ω 선폭이 약 0.34mm로 나옵니다. 그런데 더 정밀한 해석식(Hammerstad-Jensen)으로는 약 0.36mm가 나옵니다. 근사식끼리도 몇 %씩 차이가 나고, 솔더 마스크는 마이크로스트립 임피던스를 몇 Ω 낮춥니다. 그래서 설계 단계의 계산은 '초기값'이고, 최종 선폭은 제조사가 실제 재료 데이터로 계산한 값을 따릅니다.

1. 제조사의 표준 적층표를 받는다: 대부분의 제조사는 층수·두께별 표준 적층(코어·프리프레그 두께와 재료, εr)을 공개합니다. 소량 시제품이라면 표준 적층 중에서 고르는 것이 가장 싸고 빠릅니다.
2. 기준 평면을 정한다: 임피던스 배선 바로 아래(또는 위) 층이 끊김 없는 GND 평면이 되도록 층 배정을 합니다. 4층이면 L1 신호 / L2 GND / L3 전원 / L4 신호가 기본이고, L4 배선의 기준이 L3 전원 평면이라면 그 사실을 노트에 적습니다.
3. 선택한 적층으로 선폭·간격을 계산한다: 제조사가 제공하는 임피던스 계산기나 필드 솔버로 계산하고, 그 값을 CAD 설계 규칙(넷 클래스·차동쌍 규칙)에 넣습니다.
4. 설계 후 제조사 검토를 받는다: 거버와 함께 임피던스 요구 사항을 보내면 제조사는 실제 재료로 다시 계산해 선폭 보정량을 제안합니다. 이 보정을 허용할지, 허용 범위가 얼마인지를 노트로 미리 정해 둡니다.
5. 측정 방법과 보고서를 정한다: 쿠폰 TDR 측정 보고서가 필요하면 발주 시 요청합니다.

보급형 공정에서 임피던스 공차는 ±10%가 일반적이고, ±5~7%는 추가 비용과 공정 관리가 필요한 고급 사양입니다. 50Ω ±10%는 45~55Ω입니다. 공차를 만드는 원인은 에칭 후 선폭 편차(수십 µm), 프리프레그 두께 편차, 재료 εr의 편차와 주파수 의존성, 도금 두께 편차입니다. 대부분의 인터페이스 규격은 ±10%를 문제없이 수용합니다(예: USB 2.0 고속 차동은 규격상 ±15%).

제조사는 완성 보드의 배선을 직접 재지 않습니다. 대신 패널 가장자리 레일에 설계 배선과 같은 층·선폭·기준 평면을 가진 테스트 쿠폰을 만들고, 이를 TDR(시간 영역 반사 측정기)로 측정합니다. 측정 방법은 IPC-TM-650 2.5.5.7에 규정되어 있습니다. 쿠폰은 같은 패널·같은 공정에서 만들어지므로 보드 배선을 대표하지만, 보드 배선 그 자체는 아닙니다. 그래서 보드 쪽에서 기준 평면이 끊기거나 근처에 동박이 붙어 있으면 쿠폰 합격과 무관하게 보드 배선의 임피던스는 틀어질 수 있습니다. 쿠폰은 '제조사가 약속을 지켰는가'를, 설계 규칙은 '보드가 쿠폰과 같은 조건인가'를 보장한다고 이해하면 됩니다.

ESP32 모듈 대신 칩을 직접 올리는 4층 1.6mm 보드에 USB 2.0과 2.4GHz 안테나 배선이 있다고 합시다. 제조사 표준 적층에서 외층 프리프레그가 약 0.2mm, εr 약 4.4라면 설계 초기값은 다음과 같이 잡습니다. ① RF 50Ω: L1, 기준 L2, 선폭 약 0.35mm. 안테나 매칭 회로까지 짧고 곧게, 양옆 GND 동박은 충분히 떨어뜨리거나(유전체 두께의 약 3배 이상) 처음부터 GND가 있는 코플래너 도파관(CPWG)으로 계산합니다. ② USB 90Ω 차동: L1, 기준 L2, 제조사 계산기로 선폭·간격을 구해 차동쌍 규칙으로 등록. ③ 노트에 두 항목을 표로 적고, 제조사가 선폭을 ±10% 범위에서 조정해도 된다고 명시합니다. 제조사가 '50Ω 선폭 0.35 → 0.33mm 조정 제안'을 보내오면, 이것이 정상적인 협의 과정입니다.

• 적층을 정하기 전에 선폭부터 정한다: 다른 제조사·다른 적층으로 발주하면 계산이 통째로 무효가 됩니다.
• 기준 평면이 끊긴 곳을 지난다: 평면 분할선이나 슬롯 위를 지나는 순간 임피던스와 귀환 경로가 함께 깨집니다. 쿠폰은 합격해도 보드는 불합격입니다.
• GND 동박을 너무 가깝게 붓는다: 마이크로스트립 옆에 GND 폴리곤이 바짝 붙으면 임피던스가 의도치 않게 내려갑니다. 간격을 두거나 처음부터 코플래너로 계산합니다.
• 솔더 마스크를 계산에서 뺀다: 마스크 유무로 몇 Ω이 달라집니다. 제조사 계산은 마스크를 포함하는지 확인합니다.
• 모든 넷에 임피던스를 지정한다: 필요한 넷만 지정해야 제조사가 관리할 수 있고 비용도 줄어듭니다.
• 보급형 공정에 ±5%를 요구한다: 가능하더라도 비용이 크게 오르고, 대부분의 인터페이스는 ±10%로 충분합니다.
• 내층 동박이 0.5oz인지 1oz인지 확인하지 않는다: 스트립라인 임피던스에 직접 영향을 줍니다.
• 비아·커넥터 구간을 잊는다: 배선이 50Ω이어도 커넥터 패드나 층 전환 비아에서 큰 불연속이 생길 수 있습니다. 고주파일수록 비아 수를 줄이고 GND 비아를 옆에 둡니다.

1. 임피던스가 필요한 넷과 목표값·공차를 목록으로 만들었는가?
2. 제조사 표준 적층을 골랐고, 층별 두께·εr·동박 두께를 받았는가?
3. 임피던스 배선마다 끊김 없는 기준 평면이 있는가?
4. 선폭·간격을 선택한 적층으로 계산해 CAD 규칙에 넣었는가?
5. 임피던스 배선에 고유 선폭을 썼는가?
6. 옆 GND 동박과의 간격, 또는 코플래너 계산을 확인했는가?
7. 노트에 적층·임피던스 표·조정 허용 범위·측정 보고서 요청을 적었는가?
8. 제조사의 선폭 보정 제안을 검토하고 승인했는가?

이 문서는 KEMI가 실제 설계·발주 업무에서 쓰는 기준을 정리한 것입니다. 실제 제작 시에는 부품 데이터시트와 제조 사양이 우선합니다.