KEMI Docs
회로설계 레퍼런스
풀업·풀다운 저항 선정, 3단자 정전압 IC(78XX/79XX)의 입력 전압과 발열 계산, NE555 타이머의 비안정·단안정 공식을 정리했습니다. KEMI 회로설계 레퍼런스 1·2권(인쇄용 시트)에서 대표 시트 3장을 발췌했으며, 공식과 계산 예의 수치는 원본 그대로입니다.
발췌 1 · 1권
풀업·풀다운과 오픈 컬렉터
풀업이 있을 때 / 없을 때
| 구성 | 풀업 있음 | 풀업 없음 (개방) | 결과 |
|---|---|---|---|
| TTL 입력 개방 | 확실히 HIGH ≈ VCC | ≈ 1.4~1.6 V로 떠서 HIGH로 읽히나 잡음여유 0.4 V로 쉽게 뒤집힘 | 동작은 하나 불안정 — 묶을 것 |
| CMOS 입력 개방 | 확실히 HIGH ≈ VCC | 전위 불정. P·N이 반쯤 켜져 관통 전류·발열 | 반드시 VCC나 GND에 묶을 것 |
| 오픈 컬렉터 출력 | HIGH ≈ VCC / LOW ≈ 0.2~0.4 V | HIGH가 없다. TR OFF 시 출력은 끊긴 상태(하이 임피던스) | 풀업 없이는 쓸 수 없다 |
풀업 저항 값 선정
절대값보다 트레이드오프
| 저항값 | 소비전류 | 상승 속도 | 적합한 상황 |
|---|---|---|---|
| 작다 (수백 Ω~1 kΩ) | 크다 — LOW인 동안 계속 | 빠르다 | 고속 신호·긴 배선·잡음 환경 |
| 중간 (2.2~10 kΩ) | 보통 | 보통 | 일반 로직·스위치 입력 — 기본 선택 |
| 크다 (47~100 kΩ) | 작다 | 느리다 | 저전력·저속, CMOS 전용. 너무 크면 누설에 밀림 |
I싱크 = (VCC − VOL) / R · t상승 ≈ 2.2·R·C — 5 V, VOL 0.4 V → 1 kΩ 4.6 mA · 4.7 kΩ 0.98 mA · 10 kΩ 0.46 mA / 50 pF → 1 kΩ ≈110 ns · 10 kΩ ≈1.1 µs
풀업과 풀다운, 어느 쪽을 쓰나
기준은 하나 — 아무 일도 없을 때 어느 상태여야 하는가.
- · 풀업: 평소 HIGH, 눌러서 LOW. 오픈 컬렉터·I²C처럼 LOW만 구동하는 신호엔 선택지가 없다.
- · 풀다운: 평소 LOW, 눌러서 HIGH. 리셋·인에이블 등 실수로 켜지면 안 되는 신호에.
- · 안전 신호는 선이 끊겼을 때 안전한 쪽을 기본 상태로.
주의: 토템폴 출력끼리 병렬 연결 금지 — 한쪽 HIGH·한쪽 LOW인 순간 관통 전류로 두 칩 다 소손된다. 한 선에 묶는 것은 오픈 컬렉터(또는 3상태)만.
발췌 2 · 1권
정전압 IC 78XX / 79XX
두 계열을 하나로 외우는 규칙
1번 = 가장 높은 전압, 2번 = 가장 낮은 전압, 3번 = 언제나 출력. 78XX(+12 / 0 / +5 V): 가장 높은 +12 V가 1번(입력), 가장 낮은 0 V가 2번(접지). 79XX(0 / −12 / −5 V): 가장 높은 0 V가 1번(접지), 가장 낮은 −12 V가 2번(입력). 글자가 보이는 면을 앞으로, 핀을 아래로 두고 왼쪽부터 1·2·3번.
시리즈별 허용 전류
| 품번 형식 | 최대 출력 전류 | 극성 | 대표 패키지 |
|---|---|---|---|
| 78LXX | 100 mA | 정 (+) | TO-92 |
| 78MXX | 500 mA | 정 (+) | TO-220 |
| 78XX | 1.5 A | 정 (+) | TO-220 |
| 79LXX | 100 mA | 부 (−) | TO-92 |
| 79MXX | 500 mA | 부 (−) | TO-220 |
| 79XX | 1.5 A | 부 (−) | TO-220 |
품번 뒤 두 자리가 출력 전압 — 7805 = +5 V, 7912 = −12 V. 최대 전류는 방열이 충분할 때의 값이며, 패키지는 제조사별로 다를 수 있다.
입력 전압 선정과 IC 손실
입력 > 출력 × √2 (√2 = 1.41421) · P손실 = (Vin − Vout) × Iout
| 품번 | 출력 | 최소 입력 (출력 × √2) | 권장 입력 | 15 V 입력 · 500 mA 일 때 IC 손실 |
|---|---|---|---|---|
| 7805 | +5 V | 7.07 V | 8 ~ 12 V | 5.00 W (15−5)×0.5 |
| 7809 | +9 V | 12.73 V | 13 ~ 16 V | 3.00 W (15−9)×0.5 |
| 7812 | +12 V | 16.97 V | 17 ~ 20 V | 1.50 W (15−12)×0.5 |
| 7815 | +15 V | 21.21 V | 22 ~ 25 V | 동작 불가 — 15 V는 최소 입력 21.21 V 미만 |
79XX도 부호만 반대다(7912는 −16.97 V보다 낮은 입력 필요). 방열판 없는 TO-220은 대략 2 W 부근부터 열 보호가 걸린다. 15 V 입력으로 5 V·500 mA를 뽑으면 5 W가 열로 나간다 — 방열판 없이는 열 보호가 걸려 출력이 끊긴다.
입출력에 커패시터를 다는 이유
- · 입력측 대용량(전해) — 리플과 부하 급증 시의 순간 강하를 메워 입력을 안정화한다. 순간이라도 최소 입력 아래로 떨어지면 출력이 그대로 무너진다.
- · 출력측 소용량(세라믹) — 내부 되먹임 루프가 부하 급변에 흔들려 발진하는 것을 막는다. IC 핀 가까이 붙일 것.
통상 권장: 입력 0.33 ㎌ 이상, 출력 0.1 ㎌. 평활용 대용량 전해는 별도로 정류단에 둔다. 주의 — 79XX는 핀 순서가 78XX와 다르다(1번이 접지, 2번이 입력). 78XX 감각으로 꽂으면 전원을 넣는 순간 파괴된다.
발췌 3 · 2권
NE555 비안정·단안정 회로
f = 1.44 / ((Ra + 2Rb)·C) · 듀티비 = (Ra + Rb) / (Ra + 2Rb) · 단안정 T = 1.1·R·C
0.693과 1.1이 나오는 곳 — 비안정에서 커패시터는 ⅓–⅔VCC 사이만 오간다. 충전도 방전도 목표까지 남은 거리가 정확히 절반이라 t = RC·ln2 = 0.693RC이고, f = 1/T의 계수는 1/ln2 = 1.443 ≈ 1.44. 단안정은 0 V에서 출발해 ⅔VCC까지 가므로 남은 거리가 ⅓ — t = RC·ln3 = 1.0986RC ≈ 1.1RC.
비안정 계산 예
tH = 0.693(Ra+Rb)C · tL = 0.693·Rb·C
| Ra | Rb | C | 충전 tH | 방전 tL | 주기 T | 주파수 f | 듀티비 |
|---|---|---|---|---|---|---|---|
| 47 kΩ | 100 kΩ | 10 µF | 1.019 s | 693 ms | 1.712 s | 0.58 Hz | 59.5 % |
| 10 kΩ | 10 kΩ | 10 µF | 138.6 ms | 69.3 ms | 207.9 ms | 4.81 Hz | 66.7 % |
| 1 kΩ | 10 kΩ | 10 µF | 76.2 ms | 69.3 ms | 145.6 ms | 6.87 Hz | 52.4 % |
| 4.7 kΩ | 4.7 kΩ | 1 µF | 6.52 ms | 3.26 ms | 9.77 ms | 102 Hz | 66.7 % |
| 10 kΩ | 47 kΩ | 0.01 µF | 395 µs | 326 µs | 721 µs | 1.39 kHz | 54.8 % |
Ra=Rb이면 듀티비는 언제나 66.7% — 듀티비를 정하는 것은 저항의 비율뿐이다.
단안정 펄스 폭 (T = 1.1·R·C)
| R | C | 출력 펄스 폭 T |
|---|---|---|
| 10 kΩ | 1 µF | 11 ms |
| 10 kΩ | 10 µF | 110 ms |
| 47 kΩ | 10 µF | 517 ms |
| 220 kΩ | 10 µF | 2.42 s |
| 1 MΩ | 10 µF | 11 s |
Rb/Ra 비와 듀티비
| Rb / Ra | 1 | 2 | 5 | 10 | 100 |
|---|---|---|---|---|---|
| 듀티비 | 66.7 % | 60.0 % | 54.5 % | 52.4 % | 50.2 % |
Rb를 아무리 키워도 50%에 수렴만 할 뿐 닿지 않는다. 방향에 주의 — 작게 만들 쪽은 Ra다.
주의
- · 표준 비안정 회로의 듀티비는 절대 50% 이하로 내려가지 않는다 — 충전은 Ra+Rb, 방전은 Rb만 지나기 때문. Ra를 무한정 줄일 수도 없다(방전 중 7번 핀 내부 TR이 VCC/Ra 전류를 받아야 함). Ra ≥ 1 kΩ를 지킬 것.
- · 단안정은 펄스가 끝나기 전의 재트리거를 무시한다 — 출력이 HIGH인 동안 2번 핀을 다시 내려도 반응이 없다.
- · 저주파에서는 계산이 잘 맞지 않는다 — 대용량 전해 커패시터는 누설 전류가 커서 ⅔VCC 도달이 계산보다 늦거나 아예 도달하지 못하고, 용량 오차도 ±20% 수준이다. 수 분 이상의 타이머에 555를 쓰지 말 것.
이 문서는 전체판의 일부입니다
회로설계 레퍼런스 전체판(PDF)에는 정류·평활·배전압 회로, 클리퍼·클램퍼, BJT·FET 논리 게이트, OP-amp 증폭기·발진기, 플립플롭과 카운터 설계 절차까지 40장 이상의 인쇄용 시트와 연습 워크시트가 담겨 있습니다.
이 내용으로 회로를 만들어야 한다면
요구사항 한 줄만 적어 주시면 플랫폼 선택부터 회로도·보드·펌웨어까지 KEMI가 이어서 진행합니다.
회로설계 의뢰 →자주 묻는 질문
풀업 저항은 몇 kΩ을 쓰면 되나요?
일반 로직·스위치 입력이라면 2.2~10 kΩ이 기본 선택입니다. 고속 신호·긴 배선·잡음 환경에서는 수백 Ω~1 kΩ으로 낮추고(소비전류 증가), 저전력·저속 CMOS 전용이라면 47~100 kΩ까지 키울 수 있습니다. I싱크 = (VCC − VOL) / R, 상승 시간 t ≈ 2.2·R·C로 확인합니다.
7805에는 입력 전압을 최소 몇 V 넣어야 하나요?
최소 입력 = 출력 × √2 이므로 7805는 7.07 V 이상, 권장 입력은 8~12 V입니다. 입력이 높을수록 안정적이지만 넘치는 전압은 전부 IC 안에서 열이 됩니다 — P손실 = (Vin − Vout) × Iout. 최소 입력을 넘기되 필요 이상 올리지 마십시오.
NE555 비안정 회로에서 듀티비 50%가 안 되는 이유는?
충전은 Ra+Rb를 지나는데 방전은 Rb만 지나므로 충전이 언제나 더 깁니다. Rb를 아무리 키워도 50%에 수렴만 할 뿐 닿지 않으며, Ra를 줄이는 방향으로 접근하되 Ra ≥ 1 kΩ를 지켜야 합니다(방전 시 7번 핀 내부 TR이 VCC/Ra 전류를 받아내야 하기 때문).
본 문서는 KEMI 자체 제작 레퍼런스의 발췌본이며 비공식 학습 참고자료입니다. 74 계열·78XX·79XX·NE555 등 형번은 각 반도체 제조사의 상표이며, 각 상표는 해당 소유자의 자산입니다. 저항·전류값은 계산 예시로, 실제 설계 시 데이터시트에서 확인하십시오.